高精度混合集成電路直方圖測(cè)試討論

打開文本圖片集

關(guān)鍵詞：ADC；直方圖；靜態(tài)參數(shù)

本文主要通過(guò)測(cè)試機(jī)臺(tái)模擬步進(jìn)DAC，并且步進(jìn)DAC 比待測(cè)器件高出4 bit，這樣ATE 測(cè)試機(jī)臺(tái)能夠?qū)⒁粋€(gè)待測(cè)ADC 的一個(gè)轉(zhuǎn)換碼平均分割16 步進(jìn)，并且轉(zhuǎn)換16 次。從而待測(cè)器件理想情況下每位的轉(zhuǎn)換碼都會(huì)重復(fù)出現(xiàn)16 次。直方圖測(cè)試就是通過(guò)統(tǒng)計(jì)每個(gè)碼點(diǎn)出現(xiàn)的次數(shù)，與理想情況下碼點(diǎn)出現(xiàn)的次數(shù)來(lái)計(jì)算靜態(tài)參數(shù)值。（剩余742字）